(昨日)マリオットアソシアのプレゼンというよりミーティングは和んだ(?)雰囲気でよかった．とりあえずやるべき事は減った気がする．そもそも初期仕様は無謀過ぎ．逆に猛烈に増えてしまった人も居ました．ご愁傷様です．
チップのプロセスはTSMCの0.13μmらしい．おおお！かなりあちい．結構本格的だ．けど研究室にはロームの0.35のライブラリしかないよう(ヅガン)．
除算回路の速度がミーティングで問題になった．教授は現在最速の除算回路はPS2のEmotion Engineと言ってたが本当だろうか．
ちなみに除算ってのは四則演算の中でズバ抜けて厄介な回路です．
Vector unit architecture for emotion synthesis - Micro, IEEE
によると
＞The fDIV executes a single-precision floating-point divide/square-root operation with a throughput/latency of seven cycles.
ということで300MHz動作だからレイテンシは
7/(300*10^6)*10^9 = 23.33ns
ということになる．
(なお，スループットはパイプラインの段数を増やせばある程度増やせるので，ここでいう速さはレイテンシとする)
確かに速い．
ちなみに，32bitの加算器を何も考えずに(制約条件を与えずに)論理合成すると全加算器が並んだ形になるのですが(=Ripple Carry Adder)，確かそれだけで20nsくらい逝った気がします＠ROHM0.35．EEのプロセスは0.18μmだからその分の性能差があるとはいえ，恐ろしく速い．
それに対しIntelやAMDが誇る最新鋭CPUはどうか．
Floating-Point Compiler Performance Analysis By Johan De Gelas
にまとめてある情報を元に計算してみる．
K7(Athlon) 2.0GHz fdiv(float) 16/(2000*10^6)*10^9 = 8.00ns
Pentium4 3.0GHz fdiv(float) 23/(3000*10^6)*10^9 = 7.67ns
まじか！？
プロセスは0.13μmだと思いますが，速すぎる！！ていうかあり得ない．
0.35μmで機械任せの論理合成しか知らない僕には8ns弱で除算が終わるというのが信じられん．IntelとAMDは魔法使いか？
しかもちゃんとIEEE754準拠だから計算もEEと比べれば大変だろうに．(EEは真面目に準拠してないと勝手に仮定．丸めモードとか対応しても意味ないし．知ってる人教えてください)
あとPentium4のfdiv(double)のスループット/レイテンシは38clkと初代Pentiumの頃の39clkから殆ど変わってないのが面白いと思った(懐かしの
藤波さんのところを参照)．あの頃と比べたら周波数は10倍だからそれ相応にclk数も増えてなきゃおかしいのにね．減算シフトで計算してるらしいけど，そんなに速くなるもんなのか？
半導体性能向上神話崩壊後のアーキテクチャ
スケーリング則の崩壊とか．
0.13μmでプレイステーション2搭載のEEとGSを1チップに
PS2も進化している．進化というよりコストダウンか．
SH4のfdivは10clkらしい．
pdf::汎用プロセッサの範疇に入らないものたち
Emotion EngineやSH4について調べてある．
画像処理のテスト．大した問題ではなかったと思うんだけど，受かってるかはわからん．
これが期待通り通れば，明日のデータベースの試験は無視してもよいのだが，一応受けておこう．けど，輪講と被ってたので一度も出てないし，教科書ないので何がでるのか全く分からない．その上当方データベースの知識０．∴受けるだけ無駄．
そうそう，DOS/V POWER REPORTから見本誌が送られてきてびっくりした．なんと
特製メディア付．他の雑誌も見習ってください．
逆探知
